

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent Number: JP63012152

Publication date: 1988-01-19

inventor(s): TSUKAMOTO KATSUHIRO: others: 03

Applicant(s): MITSUBISHI ELECTRIC CORP

Requested Patent: JP63012152

Application Number: JP19860156551 19860702

Priority Number(s):

IPC Classification: H01L21/88; H01L29/46; H01L29/78

EC Classification:

Equivalents:

Abstract

PURPOSE:To decrease resistance and to improve chemical resistance, by using a double-layer structure, which comprises a high-melting-point metal silicide and a high-melting-point metal nitride, carbide or boride that are formed on the upper part of polycrystalline Si, as a gate electrode or an internal interconnection. CONSTITUTION: After an insulating film 2 and polycrystalline Si 3 are formed on the surface of an Si substrate 1, metallic titanium 8 is deposited. Then, heat treatment is performed in an nitrogen atmosphere or an ammonia atmosphere, and titanium silicide 4 and titanium nitride 7 are formed. Patterning is performed by using photoengraving technology. An Al interconnection 6 is provided thereon. Thus a gate electrode or an internal interconnection layer characterized by low sheet resistance and excellent chemical resistance can be formed.

Data supplied from the esp@cenet database - 12

② 公開特許公報(A)② from (A)

R - 6708 - 5 F

識別記号

9公開 昭和63年(1988)1月19日

			9/46 9/78		301	D - 7638 - 5F P - 8422 - 5F	審査請求	未請求	発明の数	2	(全6頁)
❸発明の名称			半章	半導体装置およびその製造方法							
						昭61-156551 昭61(1986)7月:	2日				
母発	明	者	塚	本	克博	兵庫県伊丹i エス・アィ		11番地	三菱電機	大求	会社エル・
②発	眀	者	圀	本	龍郎	兵庫県伊丹i エス・アイ		目1番地	三菱電機相	大夫	会社エル・
⑦発	明	者	大	崎	明彦	兵庫県伊丹i エス・アイ		目1番地	三菱電機	大井	会社エル・
砂発	明	渚	清	水	雅 裕	兵庫県伊丹市	市瑞原 4 丁目	目1番地	三菱電機包	法求	会社エル・

エス・アイ研究所内

外2名

東京都千代田区丸の内2丁目2番3号

明细语

愈出 額 人 三菱電機株式会社

弁理士 大岩 増雄

1. 発明の名称

知代 理 人

@Int Cl 4

H 01 L 21/88

半導体装置およびその製造方法

2. 特許請求の範囲

印多稿誌シリコンの上部に高融点金属シリサイドと高融点金属の変化物、炭化物又は硼化物とから 成る2層構造を形成し、この2層構造をゲート電 仮の2は内部配線としたことを特徴とする半導体装 海

四高融点シリサイドとしてチタン・シリサイド、タンタル・シリサイド、ジルコニウム・シリサイド アスはハフニウム・シリサイドの地面第1項記載の半導体速度、四高融点金属の変化物、皮化物又は硼化物としてチタン、タンタル、ジルコニウム、ハフニウム又はタンダステンの変化物、皮化物又は現化物を用いることを特徴とする特許請求の範囲第1項記載の半準体整置、

(4)多結晶シリコン暦の上に高融点金属をデポジットし、寝業雰囲気又はアンモニア雰囲気で熱処理

することにより高融点金属シリサイドと高融点金 属変化物との層を同時に形成することを特徴とす る半温体装置の製造方法。

⑤原素雰囲気又はアンモニア雰囲気での熱処理は、 ランプ・アニール法により行なうことを特徴とする特許請求の範囲第4項記載の半導体設置の製造 方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、集積回路の内部配線又はMOS型集積回路のゲート電極等の階の低抵抗化に関するものである。

(従来の技術)

第6回は、使来の内部配線又はゲート電極の様 遺を示す新面図である。同図において、1 は半導 体基板、2 はゲート地線取又はフェールド酸化 等の地線膜、3 は多結晶シリコン、4 は高融点金 電シリナイド、5 はリンガラス等の地縁膜、6 は アルミ配線である。

第6回に示す多結晶シリコン3と高融点金属シ

リサイド4の2階級から成るゲート電極又は内部 配锅は一般的に「ポリサイド」と呼ばれ、現在 起しる「(例えば256kDRA M等)に近りり われている。このボリサイド構造は、ポリのると ポリシリン・ゲートの 話長線上に考定されたものでと同り、 ポリシリコン・ゲートMOSトランジスタと同じ よのち「〇」の上で良好なゲート電極として作 用し、しかもソース・ドレイン形成のためです。 とのマスクとして自己整合的に使用され、ま たイオン注入の高温フェールに耐え得る高い融 を有している。

あり、その目的とするところは、抵抗が極めて小さく、かつ、フッ酸等の薬品に対する耐性に優れたゲート電極又は内部配線を得ることにある。

(問題点を解決するための手段)

このような目的を達成するために本発明は、多 結晶シリコンの上部に高融点金属シリサイドと高 缺点金属の変化物、炭化物又は硼化物とから成る 2 環構造を形成するようにしたものである。

また、製造方法として、多結晶シリコン層の上 に高硅点金属をデポジットし、窒素雰囲気又はア ンモニア雰囲気で然処理することにより高融点金 属シリサイドと高融点金属窒化物とを同時に形成 するものである。

(作用)

本発明においては、ポリサイドのシート抵抗は 非常に低い値であり、またポリサイド構造は耐薬 品性に優れた構造である。

(実施例)

本発明に係わる半導体装置の一実施例を第1図 に示す。第1図において、7は高融点金属窒化膜 点金属シリサイドが望まれている。

(発明が解決しようとする問題点) このような高融点金属シリサイドと

しかしながら、チタン・シリサイドはフッ設 (HF) に容易に得解するため、半導体製造工程で 多用されるフッ設処理 (エッチングや洗浄) に対 して耐性がなく使いにくいという大きな欠点を有 している。

本発明はこのような点に指みてなされたもので

であり、同図において第6図と同一部分又は相当 部分には同一符号が付してある。

次に、本装置の構造を実現するための製造方法 の一実施制を第2図~第5図を用いて説明する。 まず、第2図에に示すように、シリコン基明 要面にゲート地縁酸又はフィールド酸化膜の地域 脱2が形成され、さらにその上に多結晶シリコン

特問題63-12152 (3)

3が形成される。

次に多結晶シリコン3の上に、例えばスパッタ リング法により、金属チタン3をデポジットする

域いて窒素雰囲気又はアンモニア雰囲気で熱処理すると、第 2 回いに示すように、金属チタン 8 ほすると、第 2 回いに示すように、金属チタン 8 はら移稿型・コン 3 と反応してチタン・シリサイ ド 4 が形成され、また上層では、窒素又はアンモニアと反応してチタン・ナイトライド 7 が形成さ

この熱処理に際しては、酸素又は空気の混入を 避けることが、チタンの裏面が酸化されるのを助 止し、 有効に窒化反応を起こさせる上で極めて重 安である。このため、ランプ・アニール法のよう な雰囲気を制備しやすい熱処理技術を用いること が大変有効である。

第3回は、多結晶シリコン上にスパッタリング 注により金属チタンを70nmデポジットした後 ランプ・アニール法により登素雰囲気で800℃ 。60秒間の熱処理を行なった試料をヘリウム・ イオン (1.5Me V) の後方散乱法を用いて分析 したものである。 最裏面には約30nmのチクン ・ナイトライドTiNが形成され、その下に設さ り nmのチクン・シリサイド TiSiiが形成されていることが分かる。こうして、多結品シリコン3、チクン・シリサイド 4、チクン・ナイトライド 7の3層膜から成る低抵抗の電極層が形成さ

この電極層のシート抵抗と熱処理温度との関係を熱処理理問気をバラメータとして第4回に正常の回は、金属チタンの限度が115nmのときのデータを示すグラフであり、10はアンモンブ雰囲気におけるシート抵抗を示す特性曲線、1)は窒素雰囲気におけるシート抵抗を示す特性曲線、17はアルゴン雰囲気におけるシート抵抗を示す特性曲線である。

アルゴン雰囲気 (特性曲線 1 2) では、チタン・ナイトライドが形成されず、すべてチタン・シリサイドになるため、シート近抗は 0.65 2 / 口(800 で)まで低下するが、チタン・シリサイ

ドはフッ酸等の東品に対して保護されない。 窒素 雰囲気 (特性曲線12) 又はアンモニア雰囲気 (特性曲線12) では、チタン・ナイトライドが形成されてチタン・シリサイドの 仮厚が減少するため、シート抵抗は多少増加するが 0.75 ログロ(800℃) 程度であり、従来のモリブデン・シリサイとドやタングステン・シリサイドの 3~5 ログウルス・と比較するとと、十分低い値であることが分かる。

この後、第 2 団(の)に示すように、写真型板技術 を用いてバターニングを行なう。この際、パター い幅の制御性を向上させるかめ、通常、反応性イ イン・エッチングが用いられるが、チタン・ナイ トライドとチタン・シリサイドは全く同じ条件で 反応性イオン・エッチングすることが可能であり、 エッチング工程では何ら特別の工程は必要としない。

この後、通常のMOS・LS」の製造工程(図 示せず)に従って、ソース・ドレイン形成のため のイオン注入や高温アニールを行ない、リンガラ ス等の乾軽額をデポジットしてコンタクトホール を開口し、アルミ配線を築す。これら一連の工程 で必要とされるファ放等の楽品によるライト・エ ッチングや洗浄に対しては、チタン・ナイトライ ドが優れた耐薬品性を示すため、チタン・シリサ イドが腐食する不具合は完全に防止することがで まる。

34FBB3 63-12152 (4)

なお、上記実施例では、チタン・ナイトライド とチタン・シリサイドを明にとって説明したが、 グッタル・シリサイド、ジルコニウム・シリサイド、ハフニウム・シリサイド、以はタングステン、 シリサイド並びにチタン、タンタル、ジルコニウム ム、ハフニウム、タンクステンの変化物、炭化物 又は硝化物を用いても同様の効果を来する。

(発明の効果)


以上説明したように本発明は、高融点金属シリ サイドの上に高融点金属の変化物。 説化物を以び 観 化物を形成したことにより、高融点金属シリサイ ドをフッ 設等の 変品から保護することができるの 、非常にシート抵抗が低く、かつ、耐変高性に 優れたゲート電極又は内部配線の層を有する半導 体装置を実現することができる効果がある。

4. 図面の簡単な説明


第1回は本発明に係わる半導体装置の一実験例 を示す断適回、第2回はその製造方法を説明する ための断面回、第3回はチタン・ナイトライドと チタン・シリサイドの2所構造が形成されている ことを示すグラフ、第4回はチタン・ナイトライドとチタン・シリサイドの2層構造を形成するための熱処理温度とシート活放の関係を示すグラフ、駅 5回はチタン・ナイトライドとチタン・シリサイドの2層膜がファ酸に対して耐性を有することを示すグラフ、第6回は使来の半導体疑選を示す販船回である。

1 …半導体基板、2,5 …絶縁腱、3 …多結晶 シリコン、4 …高駐点金属シリサイド、6 …アル ミ配線、7 …高駐点金属変化時。

代理人 大岩塘湖



第 3 図



第4 図

